使用後返却願いま

⑩日本国特許庁(JP)

19 符許出 20 公告

⑫ 特 許 公 報(B2) $\Psi 3 - 67211$

@Int. Cl. 5

跳別記号

庁内整理番号

❷❸公告 平成3年(1991)10月22日

G 01 L 9/04 H 01 L 29/84

101 В 9009-2F 2104-5F

発明の数 1 (全7頁)

❷発明の名称 半導体機械一電気変換装置

> 创特 顧 昭58-914437

69公 開 昭59-217375

田田 類 昭58(1983)5月26日 @昭59(1984)12月7日

母発 明 者 杉 ılı 進

愛知県名古屋市天白区天白町大字島田黒石4006番地

の出 頗 人 株式会社豊田中央研究 愛知県愛知郡長久手町大字長湫字楼道41番地の1

ŘΓ

砂代 理 人 弁理士 星野 恒司 審査官 小 林 昭

I

切特許請求の範囲

1 シリコン単結晶基板上に、起歪領域と、その__ 起雲領域の前記シリコン単結品基版の主表面に一 体的に形成された 4 個のひずみゲージを 4 辺にそ ジ回路の出力端子に入力端子を接続した演算地幅 器と、その演算増幅器の入力端子と出力端子に両 端を接続され、前記シリコン単結晶基板の主表面 に一体的に形成された並列抵抗とを具備し、

ジの感度温度係数の差が前記並列抵抗の温度係数 に略々等しくなるように俯成してなる半導体機械 一電気変換装置。

- 2 前記シリコン単結晶基板を第一伝導型とな 伝導型となしたことを特徴とする特許請求の範囲 第1項記載の半導体機械一電気変換装置。
- 3 前記シリコン単結晶基板は第二伝導型を有す るシリコン単結晶体上に形成した第一伝導型のエ ひずみゲージおよび前記並列抵抗を第二位導型と なし、前記演算増幅器を前記シリコン単結品基板 の主表面に一体的に形成したことを特徴とする特 許請求の範囲第1項記載の半導体機械 - 電気変換 装置。
- 4 前記ひずみゲージの表面不純物濃度より前記 並列抵抗の表面不純物濃度が低く形成されている

ことを特徴とする特許請求の範囲第1項または第 2項記載の半導体機械一電気変換装置。

2

発明の詳細な説明

本発明は、シリコン単結晶を用いた機械=電気 れぞれ接続してなるブリツジ回路と、そのブリツ 5 変換装置の改良に関するものであり、特に小型 化、集積化に適した機械一電気変換装置に関する ものである。

従来例を第1図および第2図に示す。図におい て、シリコン単結晶1に形成されたダイヤフラム 前記ひずみゲージの抵抗温度係数とひずみゲー 10 9に加えられた圧力を検出するためにブリッジ回 路2は拡散ひずみゲージ21,22.23,24 によつて構成されている。プリッジ回路2には電 源端子62によって電圧が印加されている。電源 端子62とブリッジ回路2の間にはひずみゲージ し、節記ひずみゲージおよび前記並列抵抗を第二 15 の感度の温度補償回路 7 が挿入されている。ブリ ツジ回路2の出力は差動増幅回路によって増幅さ れ圧力に比例した電圧出力を取り出すことができ る。その差動均幅回路は、演算増幅器5と、ブリ ツジ回路2の一対の出力端子に一端が接続され他 ビタキシャル成長層の表面を主表面となし、前記 20 端が凝算増幅器の反転入力端子(一)および非反 転入力端子(+)に接続された抵抗31,32 《以下、直列抵抗という》と、反転入力端子と出 力端子61間および非反転入力端子と接地間にそ れぞれ接続された抵抗41,42(以下、並列抵 25 抗という)とからなつている。

> このような、従来例の問題点を挙げると次のと おりである。

- 69 -

(1) 差動増幅回路の増幅率は直列抵抗と並列抵抗 の比で決められるが、直列抵抗31、32にひ ずみゲージ21, 22, 23, 24の合成低抗 成分が加算され、その結果増幅率が低下する。 このひずみゲージの抵抗値の影響を無くすため 5 には、直列抵抗31,32の抵抗値をひずみゲ - ジに比べ十分大きくする必要があり、また地。 幅率を高めるためには、さらに並列抵抗 4-1, 42の抵抗値を大きくする必要がある。このた 例えば、シリコン単結晶基板にひずみゲージと 何様 -体的に形成するには大きな面積を必要と し不適である。

3

(2) 差動増幅回路の増幅率の温度による変動は、 の差によって生ずる。一般に直列抵抗31、3 2と、並列抵抗41,42は、同一材料の抵抗 体を用い、抵抗温度係数の差は非常に少なく一 般にはあまり問題にならないが、直列抵抗3 2.23,24が接続されておりこの抵抗温度 係数を加味する必要があり、従来例では増幅率 の変動を生ずる場合が多い。このため前記印と 同様に直列抵抗および並列抵抗をひずみゲージ る必要がある。しかしながら本質的に影響は消 えない。そこで前記感度温度補償回路7を、こ れらの考慮を加え挿入しており、複雑な回路橋 成が必要となり、広い範囲の温度変化において 精度良く測定することができない。

(3) 上記問題点(1)、(2)において、ひずみゲージの 抵抗値の影響を取り除く方法として第3図の第 二の従来例で示すごとく高入力抵抗増幅回路を 構成する方法が使われている。この方式におい ては多数の演算増幅器を必要とするため、シリ 35 26と出力端子27との間には、 コン単結晶基板に一体的に形成する場合に、大 きな面積を必要とし、小型化を計る上で問題を 生する。

本発明は、上記従来技術の問題点を解決し、小・・・る。 型化、集積化に適した機械一電気変換装置を提供 40 することを目的とするものである。すなわち、大 きな抵抗値を必要とすることなく所望の増幅率を 得ることができ、ひずみゲージの温度感度低下を 特別な補償回路を付加することなく補償すること

ができ、回路素子数を低減でき、小型化、高集積 化が容易な高精度の機械ー電気変換装置を提供す ることを目的とする。

本発明は、演算増幅器人力側の直列抵抗を省略 し得るように構成し、シリコン単結品基板の主義 面に一体的に形成されたひずみゲージの抵抗温度 係数とひずみゲージの態度温度係数の差が、同じ シリコン単結晶基板の主表面に形成された差動増 幅器の並列抵抗の温度係数と略々等しくなるよう め、通常数IOkΩ以上の抵抗が用いられており、 10 に構成することにより、前記目的を達成するもの である。

以下、図面に示す実施例により本発明を詳細に 説明する。弟4図は本発明第一実施例の電気築価。 回路図を示す。シリコン単結品基板10に拡散ひ **直列抵抗と並列抵抗のそれぞれの抵抗温度係数 15 ずみゲージ21,22,23,24を形成し、ブ** リツジ回路2を構成している。電源端子62より 電圧が印加され、圧力に比例した出力をプリツジ 回路2の出力端子26、27より発生する。該出 力端子26, 27は原列抵抗を介することなく直 1,32の先端には、ひずみゲージ21,2 20 接に演算増幅器5の反転入力端子28および非反 転入力端子28に接続されている。並列抵抗8 1,82は、拡散ひずみゲージ21,22,2 3.24と同様シリコン単結晶基板10に熱拡散 法にて形成されている。並列抵抗81は一端が消 の抵抗変化を無視できる程の大きな抵抗値にす 25 算増幅器5の反転入力端子2 8 に接続され、他韓 は出力端子61に接続され、並列抵抗82は一端 が演算増幅器5の非反転入力端子29に接続さ れ、他端は接地に接続されている。拡散ひずみゲ ージ21, 22, 23, 24の抵抗傾は全て等し 30 くRzとし、圧力による抵抗変化はひずみゲージ 21, 22は+∆R、ひずみゲージ22, 24は ーΔRとし、演算増幅器 5 に並列接続されている 抵抗体 8 1, 8 2 の抵抗値は共にRiとし、電源 電圧をViとすると、ブリッジ回路2の出力端子

$$V_{\varepsilon} = \frac{\Delta R}{R_{\varepsilon}} V_{\varepsilon} \tag{1-1}$$

で示すように、圧力による電圧変化Vgが発生す

また、ブリッジ回路2の出力端子26.27を 入力端子としたときの演算増幅器5の増幅率C は、

$$G = 2 \frac{R_t}{R_g} \tag{1-2}$$

5

で示される。

よつて、(1-1) 式と(1-2) 式とから、 出力端子 6 1 に取り出される出力電圧V。は(1)式 として表される。

$$V_0 = 2 \frac{R_r \Delta R}{R_g R_g} V_s \tag{1}$$

また、加えられる圧力をP、ブリッジ回路の圧 力感度をKとすると(2)式となる。

$$V_{\theta} = 2 \frac{R_{\ell}}{R_{z}} KPV_{s}$$

$$E = \frac{\Delta R}{R_{s}}$$
(2)

また、温度変化を考慮に入れると、ひずみゲー 同じく感度の温度係数を8%とし、並列抵抗81, 82の抵抗温度係数をaとした場合、Voは、(2) 式から、温度もの関数として次の (3-1) 式の ように表わせる。

$$V_o = 2 \frac{R_i (1 + \alpha_i t)}{R_e (1 + \alpha_e t)} K (1 + \beta_e t) PV_e$$

$$= 2R_i K \{1 + (\alpha_i - \alpha_e + \beta_e) t$$

$$+ (\alpha_i - \beta_e - \alpha_i \alpha_e - \beta_e \alpha_e) t^2$$

$$- \alpha_i \beta_e \alpha_e t^2 \} PV_e$$

$$/R_e (1 - \alpha_e t^2) \qquad (3 - 1)$$

ここで、

 $1 \gg (\alpha_i \beta_g - \alpha_i \alpha_g - \beta_g \alpha_g) t^2$

1 ≥aiBeast3

l ≫αεt²

と仮定すると、(3)式のごとく近似できる。

$$V_0 = 2 \frac{R_t}{R_s} K(1 + (\alpha_t - \alpha_s + \beta_s) t) PV_s$$
 (3)

すなわち、演算増幅器5の出力電圧V。の温度係 数は (a:-az+βz) となり、ひずみゲージ21, 22. 23, 24の抵抗温度係效agと感度温度係 35 例である。 数Bcの差が並列抵抗81.82の温度係数arと等 しいという関係を遊べば、温度係数は、

$$\alpha_1 - \alpha_2 + \beta_2 = 0 \tag{4}$$

で表わされるように零となり、また、演算増幅器 5の出力電圧V。は、

$$V_0 = 2 \frac{R_t}{R_s} KPV_s \tag{5}$$

の関係となって、温度依存性のない良好な特性を 得ることができる。

6

第6回は、P型の拡散抵抗の抵抗温度係数 a と、拡散ひずみゲージの感度温度係数βを表面不 純物濃度の関係で示したもので公知のところであ る。関中破線はα-βを示している。前記出力電 5 EV。の温度依存性を無くする関係は、図中の破 線のαーβ上でひずみゲージの表面不純物濃度を 選び、実線のα上で並列延抗の濃度を選び両者の 飽が等しい関係を用いれば良い。第6図よりその 関係は見い出すことができる。例えば、拡散ひず 10 みゲージ21, 22, 23, 24の表面不純物濃 度を1013~1029個/成とし、並列抵抗81,82 の表面不純物濃度を10°個/電近傍に選べば前記 $(\alpha_l - \alpha_l + \beta_l) = 0$ の関係となり、前記温度依存性 の無い関係を得ることができる。尚本効果を精度 ジ21、22,23,24の抵抗温度係数をαε、15 よく発揮するためにはには拡散ひずみゲージと並 列抵抗は同一温度になる必要がある。この目的の ため同一シリコン単結品基板上に両者を形成する のが望ましく、さらには両者を近接形成する方が

> 20 また、大きな増幅率を得るためには、日賦に示 されたごとくRi/Riの比を大きくすれば良い。 これに関して、拡散低抗の抵抗値は大略表面不純 物濃度に反比例しているので、前記拡散ひずみゲ ージに比べ並列抵抗の表面不純物濃度を低く選べ (3-1) 25 ば良く、増幅率を高めるためにはなはだ有利であ

> > 第5回は、前記第4回にさらに一段増幅回路を 付加しまた、電圧分割抵抗33,34を用い出力 電圧の零点調整回路を有しているより実際的な第 30 工実施例の電気等価可路図である。本第二実施例 においては、シリコン単結晶基版 1 1 に拡散ひず みゲージ21,22,23,24と、演算増幅器 51,52と、並列抵抗81,82と、抵抗体3 3,34,45,46の全てを一体的に形成した

> > 第7回は、本第二実施例の機械一電気変換装置 の断面構造の概念図であり、また第8図は平面お よび断面形状の概念図である。シリコン単結晶体 101にエピタキシヤル成長層102を上面に成 40 長させ第一伝導型となるシリコン単結晶基板11 と成し、その主表面上に絶縁分離用拡散層103 を設け、所望の分離領域12a, 12b……12 dを設け、シリコン単結晶基板 1 1 の裏面よりエ ツチング加工し、海内の起歪領域としてのダイヤ

7

フラム9を設け、前記分離領域12a, 12b… …12 dには、各々第二伝導型となる拡散ひずみ ゲージ21~24、並列抵抗81、nonトランジ スタ105を設け、表面にはシリコン酸化膜10 6を設け表面を絶縁被置し、アルミ電概配線10 4 で所望の问路に接続している。本概念図は本実 施例、機械・電気変換装置のごく一部を示したも ので、前記の構成素子はれぞれ複数個作られてお り、第5図に示した電気等価回路を構成してい る。

第5例、第7図および第8図において、拡散ひ ずみゲージ21, 22, 23, 24は表面不純物 證度を約1.5×10¹⁴個/alに遊び熱拡散処理ある いはイオン注入によつて形成され、並列抵抗 8 23.24の抵抗温度係数αεと感度温度係数βεの 差と略々等しい抵抗温度係数のを得ることのでき る不純物濃度約1.5×10¹⁸個/dに遊び拡散処理 あるいはイオン注入によつて形成されている。ま 抗体33,34、45、46および演算増幅器5 1, 52の内部に用いられているnpnトランジス タのペース銀娘をも形成している。

本第二実施例において、シリコン単結晶基板1 あるにもかかわらず、総合増幅率を100倍に取る ことができ、電源電圧を5Vとした出力電圧は圧 力 0~750mHgに対し1~4Vの直線性良好な結 果を得ており、またさらに、感度温度特性は外部 において0.05%/℃の非常に良好な結果を得てい る。

次に第三実施例について説明する。第9図は第 三実施例の機械ー電気変換装置のシリコン単結品 基板 1 1 1 の平面および断面形状の概念図を示 35 す。本実施例の特徴は、本発明の効果を有効に利 用し、集積化の度合を増したところにある。すな わち、ダイヤフラム9の主製耐止には、ひずみゲ ージ21,22,23,24で構成されたプリツ ジ回路2と、ひずみゲージ21′,22′,23′, *40* 24'で構成したブリツジ回路2'の二回路が構成 されている。図中右側は顔算増幅器 5 1, 5 2 と、並列抵抗 B 1, 82, 83, 84 等で構成さ れた増幅回路で増幅率100倍を得ている。出力電

圧は、出力端子61よりポルトオーダーで取り出 すことができる。また、関中左側は演算増幅器 5 3と並列抵抗85,86等で増幅回路を構成し、 ブリツジ回路2′の出力電圧を増幅し、増幅され た後、電圧一周波数変換器500によつて周波数 に変換し、圧力に比例した周波数変化を出力端子 6.6から取り出し得るものであり、精度の高いア ナログ出力と、雑音に強い周波数出力の両方を得 ることができる機械ー電気変換装置である。

10 第10図は第二実施例および第三実施例の機械 一電気変換装置を実際に応用して絶対圧力検出に 用いるパッケージの断面図を示したものである。 シリコン単結晶基板はガラス台座73に低融点ガ ラスあるいは陽極接合法で接合されダイヤフラム 1,82は、前記拡散ひずみゲージ21,22,159とガラス台座13で囲まれた空間78は寛空状 態に保たれている。ガラス台座13は船路セラミ ツク容器 7 1 の底部にシリコンゴム等の接着剤で 接着されている。シリコン単結晶基板の入出力電 極端子と、程層セラミック容器「1のメタライズ た、本並列抵抗の形成処理工程と同時に、他の概 20 電極端子は金線610で所望の数を超音波ポンデ イングされ接続されている。積層セラミツク容器 7.1の外側の側面のメタライズ電極端子には外部 取出しリード601、602がろう接されてい る。積層セラミツク容器 7 1の上部には圧力導入 1の外形寸法は、1m×3m×0.4mと超小型で 25 パイプ74がろう接されているキャブ72がろう 接されている。パイプ74の圧力導入口以外は気 密性良好に保たれている。第11回は第10回に 示すパツケージの外観図である。第10回、第1 1回に示されるパッケージを用いることによつて 補償回路を用いることなくー30℃~110℃の範囲 30 一般に市販されている集積回路(IC)と同様な 取扱いが可能となり、本発明実施例の機械一電気 変換装置を電子回路部品と同じ扱い方で使用する。 ことができる。またこのパツケージを用いて小 型、高楠度のマノメータ、気圧計を実現できる。 以上の本発明の実施例は、説明を容易にするた

め圧力検出を主体に説明したが、本発明は圧力検 出のみならず、ひずみ検出、荷重検出、変位検 出、トルク検出等あらゆる機械一電気変換装置に 遊応できるものである。

なお、前記実施例において、4個のひずみゲー ジで構成するブリッジ回路を、必要に応じて、ひ ずみゲージ接続間に直列または並列に抵抗を挿 入、接続して、ブリツシの零点あるいは出力感度 の温度補償をし得るよう構成してもよく、その場

— 72 --

合、全体の合成抵抗をもつてブリッジの等価回路 として扱えばよい。

本発明は、従来の増幅回路に比べ旗算増幅器入 力端子に接続する直列抵抗を省くことができたの のため並列抵抗の占める而積が小さくなり、装置 を小型化することができる。


また、ひずみゲージの抵抗温度係数と感度温度 係数の差が演算増幅器の並列抵抗の抵抗温度係数 述の(3)式、(4)式および(5)式で示されるように、特 別な感度温度補償回路を付加する必要がなく、前 記直列抵抗の省略と相俟つて著しく小型化し、高 集積化に適したものとなるとともに、高精度の機 に、前記各係数の設定は、表面不純物濃度の広い 範囲から選択的に行なうことができるので、製造 時における処理条件のバラフキに対し、広く合格 範囲を設定することができ、よつて製造コストの。 低減を計ることができる。

図面の簡単な説明

第1図は、従来技術例の等価回路図、第2図 は、従来技術例の部分切除構造概念図、第3図は 第二従来技術例の等価回路図、第4図は第一実施 で、並列抵抗の抵抗値を低くとることができ、そ 5 例の原理等価回路図、第5図は第二実施例の等価 回路図、第6図は、p型拡散ひずみゲージの抵抗 温度係数および感度温度係数の表面不純物濃度関 係図、第1図は、第二実施例の断面構造概念図、 第8図は、第二家施例の平而および斯面観念図、 と略々等しくなるように構成することにより、前 10 第9図は、第三実施例の平面および断面概念図、 第10図はパツケージの断面構造図、第11図は パツケージの外観図である。


10

1……シリコン単結晶、2……ブリッジ回路、 21~24……ひずみゲージ、31,32……直 被一電気変換を行なうことが可能である。さら 15 列極抗、41, 42……並列抵抗、5, 51, 5 2……演算增幅器、61……出力端子、62…… 電源端子、10……シリコン単結品基板、26, 27……ブリッジ出力端子、28,29……演算 增幅器入力端子、81,82……並列抵抗。




20

- 73 --




(7)

特公 平 3-67211



第8図



601

THIS PAGE BLANK (USPTO)